DRAM/HBM 제품의 내/외부 요구 사양에 부합하는 회로를 설계해요

DRAM/HBM 제품 개발 단계에서 양산을 위한 설계 품질 및 수율 개선 활동을 진행해요.

Wafer, KGSD(Known good stack die) 및 실장 단계의 특성 분석과
 제품 Spec. 만족 여부를 검토 해요

제품 개발 단계 및 고객 system에서 고객이 만족할 수 있도록 성능을 높이고,
 안정적으로 동작하도록 만드는 업무를 해요

학력은 학사 이상이며, 반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전공자인 분

아래 역량을 보유 하고 있으며, 경력 4년 이상  보유자(석/박사 학위 수학 기간 인정)
1) DRAM 또는 HBM Architecture 검토 및 설계 경험
2) Full Custom + Digital Co-Design 설계 및 PDN 해석 경험
3) Full Custom based Logic Foundry 설계 경험
4) DRAM 또는 HBM 제품 불량 분석을 위한 다양한 Tool 및 장비 이해 경험

DRAM 또는 HBM 설계 관련 제품 개발 및 분석 경험이 많은 분

HBM 제품 실장 system 분석 경험을 갖고 있는 분

Python, Spotfire, Verilog 및 Circuit Simulator(Hspice, Csim, PrimeSim,
Spectre, etc.) 를 능숙하게 활용할 수 있는 분

PDK 및 상용 EDA Tool 기반 Full Custom Design 및 Auto P&R 등 고유   Layout 업무 뿐 아니라 Schematic 기반 회로 정합성 검증 업무 및 Layout DB의 완결성을 검증 하는 업무(Physical Verification), 각종 DRAM 향 고유 Analog IP 개발 (Gen, Rx/Tx, Coding 기반 자동화 업무)

하이닉스 DRAM 고유의 Design Flow 구축 업무 및 횡 전개로 제품별 Tape Out을 위한 다양한 Sign-off 체계 구축 및 검증 업무 수행

In House Solution 개발 업무(DRAM 최적화 Auto Placement 및 Routing 기술)

특히 HBM 제품 등 Full Stack Memory Design에 필요한 UTV, Interposer DB 확보 및 관련 Stack PDN(EM/IR) 검증 방법론 개발과 Sign-Off 수행

학력은 학사 이상이며, 반도체/전자/전기/물리 등 공학 계열 전공자인 분

아래 역량 중 하나 이상의 역량이 있으며, 경력 2년 이상 이신 분
 1) Full Custom Base Memory Layout 경험
 2) 설계 EDA Tool 역량 (LVS, DRC, StarRC, PDN, Schematic & Layout Editor)
 3) 선단 공정 기반 설계 경험 (특히 Foundry 12nm이하 개발 경험)
 4) Python, Tcl, Skill 등 Coding 우수 역량
 5) RTL기반 Back-End Implementation 유경험자

선단 공정 기반 DRAM/HBM 설계 업무 경험

차세대 HBM 메모리 개발에 따른 Digital block에 대한 DFT Architecture 구현 및 Implementation flow 전반에 걸친 업무를 진행하고 있어요.

HDPF 구조를 기반으로 PCIe, UCIe 등 Interface IP 개발 및 다양한 형태의 Digital Design에 대한 Implementation을 진행하고 있어요.

최첨단 공정과 최신 EDA Tool을 기반으로 PPA(Performance, Power, Area) 측면에서 최적화된 경쟁력 있는 고객 맞춤형 HBM을 개발하고 있어요.

학력은 학사 이상, 반도체/전자/전기/물리/기계 등 공학계열 전공자인 분
아래 역량 중 하나 이상의 역량이 있으며 경력 8년 이상 이신 분
   1) 5nm 이하 선단 공정의 디자인 최적화를 위한 PPA 개선
   2) HPDF Design 설계 및 Implementation flow 경험
   3) Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험
   4) DFT 구현 및 검증 (MBIST, Tessent SSH/SSN, TestMAX 등)

TSMC 3nm 공정 개발 경험

Tessent SSH/SSN 기반 DFT 구현 및 검증

HPDF Top Project Management

HBM Logic-die 내 Digital 블록의 Place & Route(P&R) 업무를 담당하고 있어요.

 메모리 기술의 발전에 따라 Standard HBM 뿐만 아니라 Custom HBM 설계를 Digital SoC 형태로 구현하고 있으며, HDPF 구조를 기반으로 다양한 형태의 Digital Implementation을 진행하고 있어요.

고객의 요구에 맞춰 PCIe, UCIe 등 Interface IP의 Implementation도 수행하고 있으며, 이를 포함하는 HBM을 개발하면서 PPAT(Performance, Power, Area, TAT) 측면에서 최적화된 경쟁력 있는 고객맞춤형 HBM을 개발하고 있어요.

학력은 학사 이상이며, 반도체/전자/전기/물리/기계 등 공학 계열 전공자인 분

아래 역량 중 하나 이상의 역량이 있으며 경력 5년 이상 이신 분
 1) HPDF(Tiled) Top Design 경험 또는 프로젝트 운영 경험
 2) Top Bus Routing Implementation 개발 경험
 3) 2GHz 이상의 High Speed Digital Design 개발 경험
 4) 5nm 이하 선단 공정의 디자인 최적화를 위한 PPAT 개선 경험
 5) Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험
 6) EDA Tool 을 이용한 FE/BE/PDN 관련 환경 운용 경험

3nm 이하 Nanosheet Technology 개발 경험

CPU/GPU/NPU Implementation 개발 경험

고객 요구 사항에 대해서 구체화를 진행하고, 고객과의 소통을 통해서 해당 내용의 상세 스펙을 작성 합니다. 이를 바탕으로 유관 부서와 소통하여 구현할 IP를 동작을 정의하고 RTL 기반의 설계를 진행해요.

Digital IP 구현을 위한 요구 조건을 검토하고 PPA 평가를 통해 Architecture를 결정합니다. 해당 IP는 RTL로 설계하고 검증하며, Physical Design을 위한 guide를 작성해요.

“설계 및 검증“ 업무에는 Logic/Macro Floorplan, Logical Integration, Function 검증, Physical Design Follow-up, Wafer Test Flow 정의, Silicon Chip의 검증 및 이슈 분석이 포함되어요

학력은 학사 이상이며, 반도체/전자/전기/물리 등 공학 계열 전공자인 분

아래 역량 중 하나 이상을  보유하고 있으며, 경력 5년 이상 이신 분
 1) High Speed Soft(Digital) IP 설계 및 분석 역량
 2) DRAM Memory Controller 설계 및 분석 역량
 3) DRAM MBIST 설계 및 분석 역량
 4) DRAM DFT/DFD 관련 설계 및 분석 역량

Interface/Memory PHY 및 Analog IP를 포함한 Digital 설계 리딩 경험
 
Hard IP를 포함한 Soft IP 제품 개발 및 리딩 경험(검증/분석/고객 대응)

Full-Custom Design + Digital Design 의 Mixed Design 개발 경험