DRAM 또는 HBM 제품의 내/외부 요구 사양에 부합하는 회로를 설계해요.

RAM 또는 HBM 제품 개발 단계에서 양산을 위한 설계 품질 및 수율 개선 활동을 진행해요.

Wafer, KGSD(Known good stack die) 및 실장 단계의 특성 분석과 제품 Spec. 만족 여부를 검토 해요.

제품 개발 단계 및 고객 system에서 고객이 만족할 수 있도록 성능을 높이고, 안정적으로 동작하도록 만드는 업무를 해요

학력은 학사 이상이며, 반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전공자인 분

아래 역량을 보유 하고 있으며, 경력 4년 이상  보유자
(석/박사 학위 수학 기간 인정)
1) DRAM 또는 HBM Architecture 검토 및 설계 경험
2) Full Custom + Digital Co-Design 설계 및 PDN 해석 경험
3) Full Custom based Logic Foundry 설계 경험
4) DRAM 또는 HBM 제품 불량 분석을 위한 다양한 Tool 및 장비 이해 경험 

1) DRAM 또는 HBM 설계 관련 제품 개발 및 분석 경험이 많은 분
2) HBM 제품 실장 system 분석 경험을 갖고 있는 분
3) Python, Spotfire, Verilog 및 Circuit Simulator(Hspice, Csim, PrimeSim, Spectre, etc.) 를 능숙하게 활용할 수 있는 분

Digital IP 구현을 위한 요구 조건을 검토하고 PPA 평가를 통해 Architecture를 결정합니다. 해당 IP는 RTL로 설계하고 검증하며, Physical Design을 위한 guide를 작성해요.

고객 요구 사항(PPA)를 만족시키기 위해서, 필요한 IP를 검토 및 도입하고 이를 기반으로 필요한 sub-system 및 full-chip 을 설계하고 검증하고 있어요.
 
“설계 및 검증“ 업무에는 Logic/Macro Floorplan, Logical Integration, Function 검증, Physical Design Follow-up, Wafer Test Flow 정의, Silicon Chip의 검증 및 이슈 분석이 포함돼요.

학력은 학사 이상이며, 반도체/전자/전기/물리 등 공학 계열 전공자인 분

아래 역량 중 하나 이상을  보유하고 있으며, 경력 5년 이상 이신 분
1)High Speed Digital IP 설계 역량
2)DRAM Memory Controller
3)DRAM BIST 설계 역량
4)Chiplet IP(e.g. UCIe) 를 포함한 sub-system 설계
5)SoC Full-chip 설계를 위한 요구사항 및 설계 가이드 발행

Interface/Memory PHY 및 Analog IP를 포함한 Digital 설계 리딩 경험
 
Chiplet Interface가 포함된 SoC (Silicon) 개발 및 검증 리딩 경험
 
Interface/Memory PHY 포함한 SoC의 Full-chip 설계 리딩 경험

차세대 HBM 메모리 개발에 따른 Digital block에 대한 DFT Architecture 구현 및 Implementation flow 전반에 걸친 업무를 진행하고 있어요.

HDPF 구조를 기반으로 PCIe, UCIe 등 Interface IP 개발 및 다양한 형태의 Digital Design에 대한 Implementation을 진행하고 있어요.

최첨단 공정과 최신 EDA Tool을 기반으로 PPA(Performance, Power, Area) 측면에서 최적화된 경쟁력 있는 고객 맞춤형 HBM을 개발하고 있어요.

학사 이상이며, 반도체/전자/전기/물리/기계 등 공학 계열 전공자인 분

아래 역량 중 하나 이상의 역량이 있으며 경력 8년 이상 이신 분
1)5nm 이하 선단 공정의 디자인 최적화를 위한 PPA 개선
2)HPDF Design 설계 및 Implementation flow 경험
3)Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험
4)DFT 구현 및 검증 (MBIST, Tessent SSH/SSN, TestMAX 등)

TSMC 3nm 공정 개발 경험

Tessent SSH/SSN 기반 DFT 구현 및 검증

HPDF Top Project Management

HBM Logic-die 내 Digital 블록의 Place & Route(P&R) 업무를 담당하고 있어요.

메모리 기술의 발전에 따라 Standard HBM 뿐만 아니라 Custom HBM 설계를 Digital SoC 형태로 구현하고 있으며, HDPF 구조를 기반으로 다양한 형태의 Digital Implementation을 진행하고 있어요.

고객의 요구에 맞춰 PCIe, UCIe 등 Interface IP의 Implementation도 수행하고 있으며, 이를 포함하는 HBM을 개발하면서 PPAT(Performance, Power, Area, TAT) 측면에서 최적화된 경쟁력 있는 고객맞춤형 HBM을 개발해요.

학력은 학사 이상이며, 반도체/전자/전기/물리/기계 등 공학 계열 전공자인 분

아래 역량 중 하나 이상의 역량이 있으며 경력 5년 이상 이신 분
1) HPDF(Tiled) Top Design 경험 또는 프로젝트 운영 경험
2) Top Bus Routing Implementation 개발 경험
3) 2GHz 이상의 High Speed Digital Design 개발 경험
4) 5nm 이하 선단 공정의 디자인 최적화를 위한 PPAT 개선 경험
5) Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험
6) EDA Tool 을 이용한 FE/BE/PDN 관련 환경 운용 경험

3nm 이하 Nanosheet Technology 개발 경험
CPU/GPU/NPU Implementation 개발 경험

HBM 내 In-house, 3rd Party Digital IP 및 Mixed 설계 검증을 해요

검증을 위한 In-house VIP 개발 및 3rd Parity VIP 도입 및 활용과 함께 UVM 기반의 검증 환경 구성 및 Test Case 개발을 하고 있어요

Regression Test 통한 Code/Func. Coverage Closure 해요

학력은 학사 이상이며, 반도체/ 전자/ 전기/ 컴퓨터 등 공학 계열 전공자인 분

아래의 역량을 보유 하고 있으며,  경력 4년 이상 보유자 (석/박사 학위 수학 기간 인정)
1) SystemVerilog/UVM VIP, Testbench 및 Test Case 개발 역량
2) Digital IP Spec. 기반으로 검증 계획 수립 및 검증 프로세스 이해 역량
3) Code/Func. Coverage Closure

D2D/PCIe IP 및 Subsystem 검증  
Memory Controller Subsystem (LPDDR/HBM) 검증
NoC/NIC Bus System 검증
SoC 주요 구성요소들 (AI/HW Accelerator, DMA 등) 검증

PDK 및 상용 EDA Tool 기반 Full Custom Design 및 Auto P&R 등 고유   Layout 업무 뿐 아니라 Schematic 기반 회로 정합성 검증 업무 및 Layout DB의 완결성을 검증 하는 업무(Physical Verification), 각종 DRAM 향 고유 Analog IP 개발 (Gen, Rx/Tx, Coding 기반 자동화 업무)

하이닉스 DRAM 고유의 Design Flow 구축 업무 및 횡 전개로 제품별 Tape Out을 위한 다양한 Sign-off 체계 구축 및 검증 업무 수행

In House Solution 개발 업무(DRAM 최적화 Auto Placement 및 Routing 기술)

특히 HBM 제품 등 Full Stack Memory Design에 필요한 UTV, Interposer DB 확보 및 관련 Stack PDN(EM/IR) 검증 방법론 개발과 Sign-Off 수행

학력은 학사 이상이며, 반도체/전자/전기/물리 등 공학 계열 전공자인 분

아래 역량 중 하나 이상의 역량이 있으며, 경력 2년 이상 이신 분
 1) Full Custom Base Memory Layout 경험
 2) 설계 EDA Tool 역량 (LVS, DRC, StarRC, PDN, Schematic & Layout Editor)
 3) 선단 공정 기반 설계 경험 (특히 Foundry 12nm이하 개발 경험)
 4) Python, Tcl, Skill 등 Coding 우수 역량
 5) RTL기반 Back-End Implementation 유경험자

선단 공정 기반 DRAM/HBM 설계 업무 경험

모든 DRAM 제품의 설계 검증을 담당
 
평가 및 판정 기준을 규정하고, 설계 DB의 Sign-off를 실행하는 업무

검증 체계 고도화 및 미래 검증을 위한 체계 준비

새롭고 혁신적인 차세대 검증 기술 연구

제품 개발 시 H/W 와 S/W 개발 역량 밸런스가 있으신 분

학력은 학사 이상이며 반도체/전자/전기/컴퓨터공학/Data 등 공학 계열 전공자인 분

아래 역량 중 하나 이상의 역량이 있으며, 경력 2년 이상 보유자
1) DRAM Custom 회로 설계 또는 설계 검증
2) Analog & Digital Mixed Simulation 및 설계 검증
3) System Verilog Tool 활용
4) Static Timing Analysis 검증

자동화를 기반으로 회로 설계나 검증의 업무 효율화 경험

EDA Tool 뿐만 아니라 In-house Tool 개발 경험

다양한 Path의 DRAM 회로 설계 경험

반도체 Full Custom Layout 엔지니어로 EAD tool을 활용해 다양한 Analog 회로(Analog IP, IO, SerDes)의 Layout Design 및 Layout 검증을 진행합니다.

PDK, Rule, Layout 환경을 Setup하고 IP 회로 설계자와 긴밀한 협업을 통해 최적 성능, 가격 경쟁력 있는 IP를 확보할 수 있도록 Layout 및 검증을 진행합니다.
 
창의적 문제 해결능력으로 개발에 기여할 열정적인 인재를 찾고 있습니다.

전기전자공학, 반도체 공학 또는 관련 분야의 학사 이상 학위 소지자

Full Custom Layout 설계 경험 5년 이상

Virtuoso, Calibre EDA Tool 숙련자

Physical verification (DRC, LVS, ERC) 에 대한 이해도가 높은 분

문제 해결 능력과 팀워크를 중시하는 자세

FinFET 공정 사용 경험

정밀한 매칭, 저잡음, 저전력 소모를 달성하기 위한 아날로그 레이아웃 설계 구현 경험

IO IP 및 ESD 관련 Layout 경험자

IR drop, RC delay, EM 등의 기술적 이해

Skill Program 활용 능력 보유

주요 업무는 Synthesis, Static Timing Analysis(STA), Logic Equivalence Check(LEC)를 포함하며, 이러한 과정은 혁신적인 제품의 탄생을 위한 밑거름이 됩니다. 필요에 따라 외부 3rd-Party IP 통합 검토와 Hardening 작업, 자사 IP Hardening 작업도 주도적으로 실시합니다.

이 모든 과정은 설계 부서 뿐 아니라 다양한 유관 부서와의 긴밀한 협력을 통해 이루어지며, 기술 역량 뿐 아니라 팀워크와 커뮤니케이션 역량도 업무 수행을 위한 중요한 요소입니다.

SoC Chip Top (HPDF 또는 Flatten Design) 수행 또는 Project의 milestone 및 일정 관리.

HSI (High Speed Interface) IP Hardening 경험.
(DDR PHY, PCIe PHY, NAND PHY, M-PHY 등)

DFT (BIST/SCAN)에 대한 이해 및 implementation flow 경험.
(DFT Insertion 및 verification)

SoC Chip Top(HPDF 또는 Flatten Design) 수행 또는 Project Milestone 및 일정 관리

High Speed Interface IP Hardening 경험(DDR PHY, PCIe PHY, NAND PHY, M-PHY 등)

DFT(BIST/SCAN) 이해 및 Implementation Flow 경험(DFT Insertion 및 Verification)

복잡한 경영 과제를 구조화하여 본질을 규명하고, 이를 토대로 실행 가능한 전략적 대안을 설계합니다.

데이터와 정성적 인사이트를 결합해 전략적 방향성을 제시하며, 경영진에게 핵심 메시지를 명확하게 전달하여 효과적인 의사결정을 견인합니다.

학력은 4년제 학사 이상이며, 경영/경제 등 상경 계열 선호하나 모든 전공 지원 가능합니다.

다만 하기 모든 조건은 만족 필요합니다.
 1) 복잡한 경영 이슈를 구조화하고 문제 해결을 진행한 경험
 2) 논리적 사고력, 데이터 기반 분석 능력, 효과적인 커뮤니케이션 역량
 3) 재무제표 해석 능력 및 기본적인 경영/회계 지식에 대한 이해

1) 애널리스트 또는 컨설턴트 근무 경력자
2) Corporate Level 전략 업무 3년 이상 경험자
3) CFA, CPA 등 재무/회계 전문 자격 보유자
4) 메모리 산업 동향 및 Value Chain에 대한 이해 보유자
5) 글로벌 경험 및 영어 커뮤니케이션 역량 우수자